module HC_FPGA_Demo_Top
(
    input  CLOCK_XTAL_50MHz,
	input  KEY4,
	input  RXD,
	output TXD,
	output LED0,
	output LED1,
	output LED2,
	output LED3

);


top_UART_TX u_top_UART_TX
(
	.clk(CLOCK_XTAL_50MHz),
	.rst_n(KEY4),
	.txd(TXD)
);
//
//uart_loopback u_top_UART_RX
//(
//	.sys_clk(CLOCK_XTAL_50MHz),
//	.sys_rst_n(KEY4),
//	.uart_rxd(RXD),
//	.uart_txd(TXD)
//);



endmodule
